集微網消息，近日，芯來科技助力道生物聯發布基于RISC-V內核的TurMass?標準無線終端SoC芯片—TK8610。該芯片采用芯來科技RISC-VN200系列處理器內核。

隨著芯片的可集成度越來越高，芯片的算力成為了衡量一個SoC（系統級芯片）系統最重要的指標之一。因此，CPU正式步入了多核時代。同時，芯片上所集成的知識產權（IP）也越來越復雜。

一般而言，IP送出的中斷數量與IP的復雜程度成正比。這種情況下，片上中斷和CPU多核之間的精確分發，便成為了高性能SoC設計中必須要解決的問題。

為此，芯來科技在2021年12月3日申請了一項名為“一種中斷處理裝置、芯片和電子設備”的發明專利（申請號：202111460925.0），申請人為芯來科技（武漢）有限公司。

在該專利中，發明了一種應用于系統級芯片中的中斷處理裝置。根據該專利目前公開的相關資料，讓我們一起來看看這項技術方案吧。

如上圖，為該專利中發明的芯片的結構示意圖，該芯片包括有：中斷源200、多個處理器核300和中斷處理裝置100，中斷處理裝置與中斷源分別和多個處理器核300均通信連接。中斷處理裝置用于接收多個處理器核發送的占有信息，并從中選擇最先通過輪詢仲裁機制的處理器核為目標處理器核。

此外，中斷處理裝置還可以根據目標處理器核的占有信息，將中斷源發送的中斷信號分發至目標處理器核。其中，中斷機制為處理器核在順序執行程序指令流的過程中，突然被其他請求打斷而中止當前程序，轉而去處理其他事情。待其處理完其他事情后，重新回到之前程序中斷的點繼續執行之前的程序指令流。

在該方案的系統中，由于有多個處理核，所以這些處理器核都會向中斷處理裝置發送占有信息。中斷處理裝置會從多個處理器核中選擇最先向其發送占有信息的處理器核，或者選擇優先級最高的處理器核并且只響應目標處理器核的占有信息。

如上圖，為這種芯片中斷處理裝置的內部結構示意圖，該裝置主要包括寄存器配置總線120、分發寄存器130、屏蔽寄存器140和中斷分發處理模塊110。這些器件均與處理器核之間通信連接，并且中斷分發處理模塊、屏蔽寄存器、分發寄存器、處理器核也都與中斷源通信連接。

分發寄存器的數量和屏蔽寄存器的數量與中斷源產生的中斷信號類型數量相同，分發寄存器和屏蔽寄存器一一對應設置。例如，若芯片具有m個處理器核，中斷源產生n個中斷信號，則應設置n個分發寄存器和n個屏蔽寄存器，且中斷信號0與分發寄存器0和屏蔽寄存器0對應設置，中斷信號1與分發寄存器1和屏蔽寄存器1對應設置。

最后，如上圖，為這種中斷分發處理模塊的電路示意圖，中斷分發處理模塊主要由中斷分發處理單元111構成，中斷分發處理單元的數量為處理器核的數量與中斷源產生的中斷信號的數量的乘積。

此外，可以看到，每個中斷分發處理單元均包括處理電路112和選擇電路113，處理電路、寄存器配置總線、屏蔽寄存器和選擇電路均通信連接。處理電路包括或門U1、第一與門U2和觸發器D1，或門的第一輸入端與觸發器的輸出端電連接，第二輸入端與寄存器配置總線和觸發器D1的數據端均電連接。

以上就是芯來科技發明的應用于系統級芯片中的中斷處理裝置。這種中斷處理裝置能夠通過輪詢仲裁機制和占有信息將中斷信號發送至目標處理器核，進而實現了中斷信號精確分發至對應的處理器核。

熱點：芯片